メモリバリア

メモリバリアとは、コンピュータのCPUやコンパイラによる命令の実行順序の並び替えを制限し、メモリ上のデータの整合性と可視性を保証するための仕組みおよび命令のことです。現代の高性能なプロセッサや最適化を行うコンパイラは、処理効率を最大化するためにプログラムの記述順序とは異なる順序でメモリアクセスを実行することがあります。しかし、複数のスレッドが共有データを介して協調動作するマルチスレッド環境では、この最適化が原因で意図しないデータ競合や不整合が発生する危険性があります。メモリバリアは、特定のメモリ操作が完了するまで後続の命令の実行をブロックすることで、あるスレッドで行った変数などの変更が他のスレッドから正しく、かつ想定通りの順序で観測されることを保証します。